加拿大华人论坛 德国留学移民签证有没有对dpll熟悉的大侠请来帮帮我
在加拿大
关于dpll的问题
我是个新手，最近要做一个dpll.有些问题怎么也想不通，来求教一下。
作为数字锁相环，输出信号，即Fout是不是由数控振荡器分频得到的呢？因为看了些网上的相关文章，感觉就是这样。比如说我外部晶振64MHz,我的输入数据频率为16MHz，想要得到的频率就是晶振的4分频？但是如果是这样的话，首先，何必要什么锁相环？直接用晶振作4分频不就行了？另外，如果是这样的话，因为大家知道，在实际硬件电路实现上，不可能达到刚好是整数分频的两个频率，比如我现在要还原的信号频率就是7。3728MHz,不可能做出一个振荡电路正好是他的整数倍的，这样的话，用分频做出来的信号根本和原来的不一样，并且由于不是整数倍，经常会出现每一个信号周期内出现的晶振数量不同的问题。
这个属于比较基础的问题，可是我查看了很多材料，就是百思不得其解！请精于dpll设计的朋友解释解释。谢谢了。
评论
你好！我对锁相环的了解也不多，不过原理上大概知道点。锁相环是一个闭合的控制回路，输入是一个频率信号，这个频率信号可以使数字的信号也可以是模拟的正弦信号，取决于哪类锁相环。然后鉴相器配合低通滤波器把频率信号转换成电压信号交给vco压控振荡器，vco就会恢复频率信号，如果采用单位反馈，那么vco的输出就会跟随输入的频率，如果采用分频器，那么输出就会出现倍频现象。而且输入信号和输出信号是同步的。
至于你说得没有整数分频比的问题，我不是很理解。比如说7分平，其实很容易啊，就是一个7个状态的状态机就是了。lz能否解释一下，为什么说整数分频比不能实现吗？ 你最后的问题我也没有空得很明白，能不能把数字加上，具体地说说呢？
评论
谢谢朋友的回复，不过你没有看懂我的问题，我说的不是模拟电路的pll，而是要用vhdl语言编写，用fpga/cpld实现的数字pll。模拟的电子信号是线性变化的，而数字的东西只存在‘1’和‘0’两种状态。我不明白的是数控振荡器的工作原理，而不是压控振荡器的。
能在给我些意见吗？谢谢。
评论
ok. 数字pll和模拟pll的区别在于，他们所定的信号，一个是数字信号，一个是模拟信号。他们采用的鉴相器是不同的。对于锁相环来说vco是必须，我不知道你说的数控振荡器指什么，意思上知道，但是专业上我没听过这个词。没有vco是无法实现倍频的，单纯的fpga如果不用内部的锁相环，只能分频不能倍频。
·生活百科 单相5K限制网格。
·生活百科 太阳报价法